AI 시대, 반도체 성능을 좌우하는 핵심 기술 '후공정'의 모든 것! HBM, 칩렛 등 첨단 패키징 원리부터 시장 전망, OSAT 관련주까지 20년 차 전문가가 완벽 분석해 드립니다.
안녕하세요. 20년 차 직장인이자 경제, 재테크 블로거, '시그널피커(Signal Picker)'입니다. 복잡한 경제와 산업의 흐름 속에서 투자의 '시그널'을 찾아내는 여정에 여러분과 함께하고 있습니다.
오늘은 반도체 산업의 판도를 바꾸고 있는 '게임 체인저', 반도체 후공정에 대해 이야기해 보겠습니다. 과거에는 그저 칩을 포장하는 보조 역할로 여겨졌지만, 이제는 반도체의 성능을 결정하는 가장 중요한 기술로 떠올랐습니다. 이 글 하나로 후공정의 기초부터 최신 기술 트렌드, 그리고 투자 아이디어까지 모두 얻어 가실 수 있도록 제 모든 경험과 지식을 담았습니다.
서론: "반도체의 완성은 패키징이다" - 뒷방 늙은이에서 게임 체인저로
제가 반도체 업계에 처음 발을 들였던 2000년대 초반만 해도, '후공정'은 화려한 '전공정'의 그늘에 가려진 존재였습니다. 모두가 "얼마나 더 미세하게 회로를 그리는가"에만 집중할 때, 후공정은 완성된 칩을 그저 '포장'하고 '테스트'하는 단순 조립 단계로 인식되었죠. 하지만 AI와 빅데이터 시대가 열리면서 상황은 180도 달라졌습니다. HBM(고대역폭 메모리)과 같이 수많은 데이터를 한 번에 처리해야 하는 고성능 반도체가 요구되면서, 이제는 '얼마나 잘 쌓고 연결하는가'가 반도체의 성능을 좌우하게 된 것입니다. 오늘은 왜 후공정이 반도체 산업의 핵심으로 떠올랐는지, 그 이유를 알기 쉽게 파헤쳐 보겠습니다.
본론 1: 반도체 후공정이란? (Feat. 전공정과의 차이점)
반도체 제조 공정은 크게 전공정(Front-end)과 후공정(Back-end)으로 나뉩니다. 이 둘의 차이를 이해하는 것이 후공정을 이해하는 첫걸음입니다.
- 전공정(Front-end): 실리콘 웨이퍼(Wafer)라는 얇은 원판 위에 회로도를 그리고, 깎고, 씻어내는 과정을 수백 번 반복하여 수많은 반도체 칩을 만드는 단계입니다. 흔히 말하는 '나노(nm) 공정'이 바로 이 전공정의 기술 수준을 의미합니다. 쉽게 말해, 웨이퍼라는 거대한 도화지에 수백 개의 집(칩)을 짓는 과정이라 할 수 있습니다.
- 후공정(Back-end): 전공정을 마친 웨이퍼를 개별 칩 단위로 자르고, 외부 충격에서 보호하도록 포장하며, 전기 신호가 오고 갈 수 있는 길을 만들어주는 단계입니다. 잘 지어진 집들을 분양하고, 전기와 수도를 연결해 사람이 살 수 있는 완제품으로 만드는 과정에 비유할 수 있죠.
| 구분 | 전공정 (Front-end) | 후공정 (Back-end) |
|---|---|---|
| 목표 | 웨이퍼 위에 회로 구현 | 칩의 제품화 (보호, 연결, 테스트) |
| 주요 단계 | 포토, 식각, 증착 등 8대 공정 | 테스트, 백그라인드, 패키징, 최종 테스트 |
| 핵심 기술 | 회로 선폭 미세화 (nm 단위) | 칩 적층, 연결 기술 (패키징) |
| 비유 | 거대한 부지에 집(회로) 설계 및 건축 | 완성된 집을 자르고, 전기/수도 연결 후 판매 |
본론 2: 반도체 후공정의 핵심, 테스트(Test)와 패키징(Packaging) 상세 분석
반도체 후공정은 크게 '테스트'와 '패키징'이라는 두 개의 기둥으로 이루어져 있습니다. 마치 잘 지은 건물을 최종 분양하기 전에 전기, 수도 시설이 제대로 작동하는지 검사하고(테스트), 외부 환경으로부터 안전하게 보호하며 사람이 살 수 있도록 내부 마감(패키징)을 하는 과정과 같습니다. 이 두 단계는 반도체의 최종 품질, 신뢰성, 그리고 가격 경쟁력을 결정하는 매우 중요한 과정입니다. 지금부터 각 공정의 세부 단계와 그 역할에 대해 20년 차 엔지니어의 경험을 녹여 깊이 있게 설명해 드리겠습니다.
1부: 불량을 찾아라! 수율을 책임지는 '테스트 공정'
테스트 공정의 궁극적인 목표는 단 하나, '불량 칩을 완벽하게 걸러내는 것'입니다. 수백 개의 공정을 거치며 만들어진 웨이퍼에는 눈에 보이지 않는 수많은 불량 칩들이 숨어 있습니다. 만약 이 불량 칩을 걸러내지 않고 패키징까지 진행한다면, 불필요한 비용이 발생하고 최종적으로는 고객의 신뢰를 잃게 됩니다. 따라서 테스트 공정은 단순히 불량을 찾는 것을 넘어, 수율(전체 생산량 대비 양품의 비율)을 높여 원가 경쟁력을 확보하고, 어떤 공정에서 문제가 발생했는지 피드백하여 전체 생산 공정을 개선하는 중요한 역할을 담당합니다.
반도체 테스트는 크게 웨이퍼 상태에서 진행되는 '웨이퍼 테스트(Wafer Test)'와 패키징이 완료된 후 진행되는 '패키지 테스트(Package Test)'로 나뉩니다.
1) 웨이퍼 테스트 (EDS 공정)
전공정을 마친 웨이퍼는 수많은 칩(Die)들의 집합체입니다. 이 칩들이 각각 제 기능을 하는지 일일이 검사하는 과정을 EDS(Electrical Die Sorting) 공정이라고 부릅니다. 이 과정은 다음과 같은 세부 단계로 진행됩니다.
- Wafer Burn-in (WBI) & Temp Cycling: 자동차를 출고하기 전에 가혹한 조건에서 주행 테스트를 하듯, 반도체도 극한의 온도 변화를 겪게 합니다. 웨이퍼에 높은 전압과 온도를 가해 초기 불량을 의도적으로 발생시키는 과정입니다. 이를 통해 잠재적인 불량 요소를 사전에 제거하여 제품의 신뢰성을 높일 수 있습니다. 초기에는 패키지 테스트에서만 하던 공정이지만, 최근에는 공정 비용 절감과 효율성 증대를 위해 웨이퍼 레벨에서 진행하는 추세입니다.
- Probing (Hot/Cold Test): 웨이퍼 테스트의 핵심입니다. '프로브 카드(Probe Card)'라는 장비에 달린 수만 개의 미세한 바늘(Probe Pin)이 웨이퍼의 각 칩 패드(Pad)에 접촉하여 전기 신호를 보냅니다. 이때 상온뿐만 아니라, 고온(Hot)과 저온(Cold) 상태에서도 테스트를 진행하여 다양한 사용 환경에서의 정상 작동 여부를 판별합니다. 이 과정에서 각 칩의 동작 속도, 소비 전력 등 데이터시트에 명시된 전기적 특성을 만족하는지 확인합니다.
- Repair / Final Test: EDS 공정의 가장 중요한 단계 중 하나입니다. 메모리 반도체의 경우, 수십억 개의 셀(Cell) 중 일부가 불량이더라도 예비로 만들어 둔 '리던던시 셀(Redundancy Cell)'로 대체하여 양품으로 만들 수 있습니다. Probing 과정에서 발견된 수선 가능한 불량 칩을 이 단계에서 '수리(Repair)'하는 것이죠. 수리가 끝나면 다시 한번 테스트(Final Test)를 통해 수선이 제대로 이루어졌는지 최종적으로 검증합니다.
- Inking & Sawing: 모든 테스트를 거쳐 최종적으로 불량으로 판정된 칩에는 특수 잉크로 점을 찍어 표시(Inking)합니다. 이렇게 표시된 칩은 이후 공정에서 제외됩니다. 이후 다이아몬드 톱으로 웨이퍼를 잘라(Sawing 또는 Dicing) 개별 칩으로 분리합니다.
2) 패키지 테스트 (Final Test)
웨이퍼 테스트를 통과한 양품 칩이라도 안심할 수는 없습니다. 칩을 자르고 붙이고 감싸는 패키징 과정에서도 물리적 충격이나 스트레스로 인해 불량이 발생할 수 있기 때문입니다. 따라서 패키징이 완료된 최종 완제품을 대상으로 출하 전 마지막 품질 검사를 진행하는데, 이를 패키지 테스트(또는 Final Test)라고 부릅니다.
이 단계에서는 실제 고객이 사용하는 환경과 가장 유사한 조건에서 테스트가 이루어집니다. 칩을 메인보드(PCB)에 장착하여 각 핀(Pin)이 정상적으로 작동하는지, 목표한 성능(속도, 발열 등)이 나오는지 등을 종합적으로 검증합니다. 특히 최근에는 단순히 DC/Function 테스트를 넘어, 실제 시스템(예: 스마트폰, 서버)에 장착하여 구동해보는 '시스템 레벨 테스트(System Level Test, SLT)'의 중요성이 크게 부각되고 있습니다.
2부: 칩에게 옷을 입히다! '패키징 공정'
테스트를 통과한 연약한 반도체 칩(Die)은 외부 환경에 그대로 노출되면 작은 충격이나 정전기에도 쉽게 손상됩니다. 또한, 칩 자체만으로는 메인보드와 신호를 주고받을 수 없습니다. 패키징(Packaging) 공정은 이 칩에게 '옷'을 입혀 외부 환경으로부터 보호하고, '다리'를 만들어주어 외부와 소통할 수 있게 하는 과정입니다. 패키징 기술이 바로 반도체의 최종 형태와 크기, 그리고 성능을 결정짓는 핵심 기술이라 할 수 있습니다.
- 백그라인드 (Back Grind): 웨이퍼 상태에서 뒷면을 얇게 갈아내어 칩의 두께를 줄이는 공정입니다. 특히 HBM처럼 여러 개의 칩을 수직으로 쌓아 올려야 하는 3D 패키징에서는 칩의 두께가 전체 패키지의 높이를 결정하기 때문에 매우 중요한 공정입니다. 머리카락 두께보다도 얇게 갈아내야 하는 고도의 기술력을 요구합니다.
- 다이 부착 (Die Attach / Die Bonding): 잘라낸 개별 칩(Die)을 리드프레임(Lead Frame)이나 PCB 기판 위에 접착제를 이용해 부착하는 공정입니다. 이때 발생한 열을 효과적으로 방출하는 것이 중요하며, 접착제의 종류와 두께가 제품의 신뢰성에 큰 영향을 미칩니다.
- 전기적 연결 (Interconnection): 칩의 패드와 기판을 전기적으로 연결하여 신호가 오고 갈 수 있는 통로를 만드는 패키징의 핵심 공정입니다. 전통적으로는 와이어 본딩(Wire Bonding) 방식이 주로 사용되었습니다. 가느다란 금(Au)이나 구리(Cu) 선을 이용해 칩과 기판을 하나씩 연결하는 방식이죠. 하지만 칩의 I/O(입출력 단자) 수가 급격히 늘어나면서 수백, 수천 개의 와이어를 연결하기에는 한계에 부딪혔습니다.
이를 극복하기 위해 등장한 기술이 플립 칩(Flip Chip) 방식입니다. 칩의 패드 위에 '솔더 범프(Solder Bump)'라는 작은 돌기를 형성한 뒤, 칩을 뒤집어(Flip) 기판에 바로 부착하는 기술입니다. 와이어보다 연결 경로가 짧아 신호 전달 속도가 빠르고, 칩 전체 면적에 범프를 형성할 수 있어 더 많은 I/O를 처리할 수 있다는 장점이 있어 고성능 반도체에 주로 사용됩니다. - 몰딩 (Molding): 연결이 끝난 칩과 기판을 외부의 습기, 충격, 화학물질 등으로부터 보호하기 위해 에폭시 몰딩 컴파운드(EMC)라는 검은색 플라스틱 수지로 감싸는 공정입니다. 우리가 흔히 보는 검은색 반도체의 모습이 이 단계에서 완성됩니다. 이 과정에서 발생하는 열과 압력이 내부의 미세한 와이어나 범프에 손상을 주지 않도록 정교하게 제어하는 것이 핵심입니다.
- 레이저 마킹 및 솔더볼 부착: 몰딩이 끝나면 패키지 표면에 제품명, 제조사, 생산 주차 등 정보를 레이저로 각인(Marking)합니다. 이후 패키지 밑면에 수백 개의 작은 솔더볼(Solder Ball)을 부착하는데, 이 솔더볼이 최종적으로 메인보드와 연결되어 전기적 신호와 전력을 공급하는 '다리' 역할을 하게 됩니다. (이 방식을 BGA, Ball Grid Array라고 합니다.)
이처럼 반도체 후공정의 테스트와 패키징은 각각 독립된 공정이면서도 서로 유기적으로 연결되어 완벽한 품질의 반도체를 만들어내는 복잡하고 정교한 과정입니다. 특히 AI 시대가 도래하며 단일 칩의 성능을 넘어, 여러 칩을 어떻게 효율적으로 테스트하고 연결(패키징)하느냐가 반도체 기술 경쟁의 핵심으로 자리 잡고 있습니다.
본론 3: AI 시대, 왜 다시 '후공정'에 주목하는가?
최근 몇 년 사이, '후공정'이라는 키워드가 반도체 시장의 가장 뜨거운 화두로 떠올랐습니다. 과거에는 주목받지 못했던 이 기술이 왜 AI 시대의 '게임 체인저'로 불리게 된 것일까요? 그 이유는 크게 두 가지, '무어의 법칙의 한계'와 '이종 집적(Heterogeneous Integration)'의 필요성 때문입니다.
첫째, 무어의 법칙(Moore's Law)의 한계가 다가오고 있습니다. '반도체 집적도는 2년마다 2배씩 증가한다'는 무어의 법칙은 지난 50년간 반도체 산업의 성장을 이끈 황금률이었습니다. 더 미세한 회로를 그려 넣어 칩의 성능을 높이는 '미세 공정' 경쟁이 바로 그것이죠. 하지만 회로 선폭이 원자 단위에 가까워지면서 양자 터널링 같은 물리적 한계에 부딪혔고, 공정 난이도와 개발 비용이 천문학적으로 증가했습니다. 10나노 이하의 최첨단 공정은 이제 TSMC, 삼성전자 등 극소수 기업만이 가능한 영역이 되었죠. 즉, 전공정만으로는 더 이상 반도체 성능을 획기적으로 높이기 어려워진 것입니다.
이때 대안으로 떠오른 것이 바로 첨단 패키징, 즉 후공정 기술입니다. 집을 더 넓게 짓기 어려워지자, 위로 높게 쌓는 '마천루'처럼 여러 개의 칩을 수직으로 쌓거나 수평으로 연결하여 성능을 극대화하는 방식으로 패러다임이 전환된 것입니다. 제가 현업에서 패키징 기술 개발을 하던 시절, 칩을 여러 개 쌓는 3D 패키징 초기 모델을 다룰 때가 생각납니다. 당시 가장 큰 문제는 각기 다른 칩에서 발생하는 열로 인해 전체가 휘어버리는 'Warpage(휨)' 현상이었습니다. 이를 해결하기 위해 칩과 칩 사이를 채우는 소재를 바꾸고, 압력과 온도를 미세하게 조절하는 등 수많은 테스트를 반복하며 최적의 공정 조건을 찾아냈던 경험은 '쌓는 기술'이 '그리는 기술'만큼이나 어렵고 정교하다는 것을 깨닫게 해주었습니다.
둘째, AI 시대가 요구하는 '이종 집적'의 중요성입니다. AI 반도체나 자율주행차에 들어가는 시스템 온 칩(SoC)은 CPU, GPU, 메모리 등 각기 다른 기능을 하는 여러 종류의 칩(Die)을 하나의 패키지 안에 넣어야 합니다. 각 칩은 최적의 공정이 다르기 때문에, 따로 만들어 마지막에 하나로 합치는 것이 효율적입니다. 여기서 바로 후공정의 진가가 발휘됩니다.
- HBM (고대역폭 메모리): 대표적인 2.5D/3D 패키징 기술의 산물입니다. 여러 개의 D램 칩을 수직으로 쌓아 올려 데이터 전송 통로를 넓힌 메모리 반도체죠. 각 D램 칩에 미세한 구멍을 뚫어 전극으로 연결하는 TSV(실리콘 관통 전극, Through-Silicon Via) 기술이 핵심입니다. 아파트 각 층(D램)을 연결하는 엘리베이터(TSV)를 설치해 데이터가 오가는 속도를 획기적으로 높인 것이라 이해하면 쉽습니다.
- 칩렛 (Chiplet): 레고 블록처럼 각각의 기능을 가진 작은 칩(칩렛)을 따로 만들어, 이를 기판 위에서 수평으로 조립하는 기술입니다. 필요한 기능의 칩렛만 골라 조합할 수 있어 개발 비용과 시간을 크게 줄일 수 있고, 수율 관리에도 유리합니다. 인텔의 '포베로스(Foveros)'나 TSMC의 'CoWoS'가 대표적인 칩렛 기반 패키징 기술입니다.
이처럼 반도체 후공정은 이제 단순히 칩을 보호하는 역할을 넘어, 칩과 칩을 연결하고 융합하여 새로운 가치를 창출하는 핵심 기술 플랫폼으로 진화하고 있습니다.
본론 4: 후공정 시장의 플레이어들: OSAT 기업과 주요 관련주
후공정 기술의 중요성이 커지면서 관련 시장도 폭발적으로 성장하고 있습니다. 특히 반도체 기업으로부터 후공정(조립 및 테스트)만을 전문적으로 외주받아 처리하는 OSAT(Outsourced Semiconductor Assembly and Test) 기업들의 역할이 매우 중요해졌습니다. 삼성전자나 SK하이닉스 같은 종합반도체기업(IDM)이 직접 처리하기도 하지만, 첨단 패키징에 대한 수요가 급증하면서 전문 OSAT 기업에 대한 의존도가 높아지고 있습니다.
투자자 관점에서 본다면, 이는 새로운 기회를 의미합니다. 과거에는 반도체 투자라고 하면 삼성전자나 SK하이닉스, 혹은 전공정 장비 업체에 국한되었지만, 이제는 후공정 생태계 전반으로 시야를 넓혀야 합니다.
글로벌 OSAT 시장은 대만과 중국, 미국 기업들이 주도하고 있습니다. 시장 점유율 기준으로 보면 다음과 같습니다. (시장 점유율은 조사 기관 및 시점에 따라 변동될 수 있습니다.)
| 순위 | 기업명 | 국가/지역 | 주요 특징 |
|---|---|---|---|
| 1 | ASE | 대만 | 압도적인 세계 1위. 첨단 패키징 기술 선도 |
| 2 | Amkor Technology | 미국 | 한국에 주요 생산기지 보유. 높은 기술력 |
| 3 | JCET | 중국 | 중국 정부의 막대한 지원으로 빠르게 성장 |
| 4 | PTI | 대만 | 메모리 및 로직 반도체 패키징 전문 |
| 5 | TFME | 중국 | AMD 등 주요 팹리스 고객사 확보 |
그렇다면 국내에는 어떤 후공정 관련주들이 있을까요? 국내 OSAT 기업들은 아직 글로벌 탑티어에 비해 규모는 작지만, HBM 등 첨단 패키징 시장 개화의 수혜를 톡톡히 누리며 빠르게 성장하고 있습니다. 반도체 공정 교육이나 스터디를 하시는 분들이라면 꼭 알아두어야 할 기업들입니다.
- 하나마이크론: 메모리 및 비메모리 반도체 패키징과 테스트 사업 영위. 삼성전자와 SK하이닉스의 HBM 생산 확대에 따른 직접적인 수혜가 기대됩니다.
- SFA반도체: 메모리(DRAM, NAND) 중심의 패키징 및 테스트 전문 기업. 삼성전자, SK하이닉스, 마이크론 등 글로벌 기업을 고객사로 두고 있습니다.
- 이오테크닉스: 반도체 레이저 마커 및 레이저 응용기기 전문 기업. 웨이퍼를 자르는 다이싱(Dicing) 공정, 미세 구멍을 뚫는 드릴링(Drilling) 공정에 사용되는 레이저 장비를 공급합니다.
- 한미반도체: HBM 제조의 핵심 장비인 TC 본더(TC Bonder) 분야에서 독보적인 경쟁력을 가진 기업. SK하이닉스에 TC 본더를 공급하며 HBM 시장 성장의 최대 수혜주 중 하나로 꼽힙니다.
- ISC: 반도체 테스트 공정에 사용되는 테스트 소켓 전문 기업. 실리콘 러버 소켓 분야에서 세계 1위의 점유율을 차지하고 있습니다.
이 외에도 패키징 기판을 만드는 대덕전자, 심텍, 검사 장비를 만드는 인텍플러스 등 후공정 생태계에는 숨겨진 보석 같은 기업들이 많습니다. 각 기업의 기술력과 주력 제품, 고객사를 면밀히 분석하면 좋은 투자 기회를 잡을 수 있을 것입니다.
본론 5: 후공정 기술의 현실적인 과제와 미래 전망
물론 후공정의 미래가 장밋빛으로만 가득한 것은 아닙니다. 기술이 고도화될수록 현실적인 과제들도 산적해 있습니다.
- 기술적 난관: 칩을 얇게 갈고 수직으로 쌓아 올리는 과정은 극도의 정밀함을 요구합니다. 미세한 뒤틀림이나 온도 변화에도 칩 전체가 불량이 될 수 있어 수율 관리가 매우 어렵습니다. 또한 칩이 고집적될수록 발생하는 열을 효과적으로 제어하는 방열 기술, 새로운 구조에 맞는 신소재 개발 역시 시급한 과제입니다.
- 천문학적인 투자 비용: 첨단 패키징 라인을 구축하는 데는 수조 원의 막대한 설비 투자가 필요합니다. 이는 신규 기업의 진입을 어렵게 만드는 요인이자, 기존 기업들에게도 큰 부담으로 작용합니다.
- 글로벌 공급망 리스크: 핵심 장비와 소재의 상당 부분을 특정 국가나 기업에 의존하고 있어, 미중 갈등과 같은 지정학적 리스크가 공급망 전체를 흔들 수 있다는 점도 고려해야 합니다.
그럼에도 불구하고, 반도체 후공정 기술에 대한 투자는 멈추지 않을 것입니다. AI, 자율주행, 6G 등 미래 산업의 핵심인 고성능 반도체를 구현하기 위한 유일한 열쇠이기 때문입니다.
결론: 반도체의 미래, '얼마나 잘 만드냐'에서 '얼마나 잘 쌓느냐'로
지금까지 반도체 후공정의 개념부터 최신 기술, 시장 전망까지 자세히 살펴보았습니다. 요약하자면, 반도체 산업의 패러다임이 전공정 중심의 '미세화'에서 후공정 중심의 '융복합화'로 넘어가고 있습니다.
이러한 변화는 국내 경제와 주식시장에도 중요한 시그널을 던집니다. 메모리 반도체 강국인 한국이 AI 시대에도 반도체 패권를 유지하기 위해서는 후공정 생태계 육성이 필수적입니다. 정부의 정책적 지원과 대기업의 투자가 후공정 소부장(소재·부품·장비) 기업들로 이어지면서, 이들 기업의 가치가 재평가될 가능성이 매우 높습니다. 투자자 입장에서는 삼성전자, SK하이닉스뿐만 아니라, 앞서 소개한 하나마이크론, 한미반도체, 이오테크닉스와 같은 강소기업들의 성장에 주목해야 합니다. 앞으로 뉴스에서 '첨단 패키징', 'OSAT', '칩렛'과 같은 키워드가 등장한다면, 이는 단순히 기술 동향을 넘어 국내 반도체 산업과 관련 기업들의 주가에 미칠 긍정적인 신호탄이 될 수 있음을 기억하시기 바랍니다.
FAQ (자주 묻는 질문)
- Q1: 전공정과 후공정 중 어느 쪽이 더 중요한가요?
- A: 과거에는 전공정이 더 중요하게 여겨졌지만, 이제는 우열을 가리기 어렵습니다. 미세화 한계로 전공정의 역할이 중요한 동시에, 성능을 극대화하기 위한 후공정의 역할이 부각되면서 '두 바퀴'가 모두 중요해졌다고 할 수 있습니다.
- Q2: OSAT 업체에 투자할 때 주의할 점은 무엇인가요?
- A: 특정 고객사에 대한 매출 의존도가 높은지, 첨단 패키징 기술 경쟁력을 갖추고 있는지, 그리고 지속적인 설비 투자를 위한 재무 건전성이 확보되었는지를 꼼꼼히 따져봐야 합니다.
- Q3: HBM 외에 주목할 만한 첨단 패키징 기술은 무엇인가요?
- A: 앞서 설명한 '칩렛(Chiplet)' 기술과 함께, 웨이퍼 상태에서 패키징을 진행하여 효율을 높이는 PLP(Panel Level Package) 기술 등이 차세대 기술로 주목받고 있습니다.
0 댓글